募集情報
職種/仕事内容 | 仕事内容 雇用形態：派遣社員 職種：回路設計 ✅東証スタンダード上場企業 ✅年間休日125日 ✅平均残業15h／月 ✅研修充実 ✅フォロー体制充実 ✅育児・育休・産休取得率 100％ ✅有給取得率 78.0％ 4G/LTE・5G向けの通信計測機に搭載される、FPGA上のデジタル論理回路の設計および実装・検証をお任せします。 ＜業務内容＞ ・Verilog/VHDLを用いたRTL設計 ・製品機への組込みと動作環境構築 ・実機を用いた動作検証 など 通信インフラ分野で高いシェアを持つ自社製品において、FPGAロジックの中核を担っていただくポジションです。 最先端の4G/LTE・5G技術に触れながら、ご経験に応じて仕様検討から設計・実装・検証まで、一連の開発プロセスに主体的に関わっていただくことを期待しています。 ＜求人のポイント＞ ・無期雇用派遣の正社員採用 ・ワークライフバランスをしっかり保てる ・内定までの期間は2週間以内OK ＜安心して働ける環境＞ ◎東証スタンダード上場企業 ◎グループ従業員6,000名以上 ◎年間休日125日 ◎完全週休2日制（土日祝休み） ◎平均残業15.0h／月 ◎育児・育休・産休取得率 100％ 男性育休取得実績あり ◎有給取得率 78.0％ （従業員30名超企業の平均取得率64.9％／令和7年就労条件総合調査より） ＜会社について＞ ・IT・設備・プラント・自動車など、さまざまなジャンルのものづくりを支えています ・研修充実／e-learning・オンライン研修・自社研修センター／教育コンテンツ4500以上 ・営業、エンジニアサポート、研修担当、キャリアカウンセラーなど、様々なスタッフがあなたを支えます 〇いずれかの就業形態となります。 ・自社開発センターでの勤務（受託契約） ・顧客先での勤務（構内請負契約/派遣契約） ※仕事内容の変更の範囲：会社内のすべての業務 ※就業場所の変更の範囲：全ての拠点または会社が指定する場所 |
|---|---|
対象となる方 | 求めている人材 ＜必須＞ VerilogもしくはVHDLによるFPGA設計開発経験 |
勤務地 | 株式会社ウイルテック 東京都立川市 190-0012東京都立川市 勤務地 〒1900012東京都立川市 |
アクセス | 交通・アクセス 立川駅 徒歩 5分 |
勤務時間 | 固定時間制 勤務時間詳細 実働時間：1日あたり8時間 平均勤務日数：1ヶ月あたり20日 ■就業時間：09:00～17:45 ■所定労働時間：08時間00分 ■休憩時間：45分 ■月平均所定労働時間：160時間 ■時間外労働：有（月間平均：15.0時間） ※プロジェクトにより異なる |
給与 | 月給270,000円～550,000円 給与詳細 基本給：月給 27万円 〜 55万円 固定残業代：なし 【一律手当】 全員に一律で支払われる通勤・皆勤・家族手当金額：なし 全員に一律で支払われるその他手当金額：なし ■賞与：年2回（夏季・冬季） ■賃金改定：年1回 ■通勤交通費：非課税限度額を上限として支給 ■時間外手当：全額支給 ■技術手当 ■職務手当 ■出張手当 など ※賞与年2回、または賞与見込み月給設定あり（内定時にご説明させていただきます。） 試用・研修期間：3ヶ月 試用・研修期間の条件：本採用と同じ 【給与例】 給与例 ＜年収例＞ 800万円／経験5年（月給40万円＋賞与＋諸手当） 560万円／経験3年（月給30万円＋賞与＋諸手当） |
休日休暇 | 休日休暇 ■年間休日：125日 ■内訳：完全週休二日制（原則土日祝休み）※プロジェクトにより異なる ■その他（年末年始・慶弔休暇・産前産後・育児休業・介護休業など） ■年次有給休暇：入社半年経過後10日付与 |
試用期間 | 試用期間あり 試用・研修期間：3ヶ月 試用・研修期間の条件：本採用と同じ |
待遇・福利厚生 | 【保険制度】 雇用保険、労災保険、健康保険、厚生年金 【福利厚生】 待遇・福利厚生 【社会保険】 健康保険、厚生年金保険、雇用保険、労災保険 【福利厚生】 ・借上げ社宅制度（規定あり） ・引越し費用補助 ・転勤赴任一時金 ・帰省旅費補助 ・従業員持株会（奨励金あり） ・慶弔見舞金 ・選択制企業型確定拠出年金制度 ・ベネフィットステーション ・ジョブポスティング制度（社内公募制度） ・定年再雇用制度 ・社内研修制度（豊富な研修コンテンツ/約4,500講座） ・通信教育補助 ・社外講習補助 ・資格取得報奨金 ・資格取得支援 ・在宅勤務（在宅ワーク導入）※職種による（規定あり） |
職場環境・雰囲気 | 職場環境 経験の多少に関わらず、幅広い年齢の方々が活躍されています。 リーダー志向の方、専門職志向の方にはそれぞれに適したキャリアプランをご用意します。 |